不再只苹果使用！Marvell发布采用台积电3纳米制程资料中心芯片

　　虽然，晶圆代工大厂台积电在2022年年底就宣布3纳米制程已经量产，但是，根据最新财报显示，台积电3纳米仍未正式贡献营收。 外传，这是因为价格因素，使得除了苹果之外的许多无晶圆厂IC设计公司暂缓使用3纳米制程，不过近日美国IC设计公司Marvell宣布，公司采用台积电3纳米制程打造的资料中心芯片正式发布。

　　根据 Marvell 的介绍，其采用台积电 3 纳米制程的芯片，可用于新产品设计，包括基础 IP 构建块，112G XSR SerDes(串行器/解串行器)、Long Reach SerDes、PCIe Gen 6 PHY / CXL 3.0 SerDes 和 240 Tbps 并行芯片到芯片的互连功能，用于管理数据基础设施中的信息流。 这一3纳米平台的生产或开发，Marvell遵循了众多5纳米解决方案，并超越了其无与伦比的电光、开关、PHY、计算、5G基频和储存产品组合，以及广泛的客制化ASIC程序。

　　具体来说，该IP产品组合与2.5D封装技术兼容，如台积电领先的2.5D CoWoS(Chip-on-Wafer-on-Substrate)先进封装解决方案，并将使Marvell能够为其行业领先的基础设施产品，进一步开发最先进的multi-die、多芯片封装系统(SiP)，并为一些最具挑战性的基础设施应用，例如机器学习来优化定制化 ASIC 解决方案。

　　按照 Marvell 所说的，SerDes 和并行互连在芯片中充当高速通道，用于在 chiplet 内部的芯片或硅组件之间交换数据。 与2.5D和3D封装一起，这些技术将消除系统级瓶颈，以推进最复杂的半导体设计。 另外，因为超大规模数据中心的机架，其中可能包含数以万计的 SerDes 链路。 因此，SerDes还有助于减少引脚、走线和电路板空间，进一步降低成本。

　　根据官方所提供的数据显示，新的并行芯片到芯片互连，可达成高达 240 Tbps 的聚合资料传输，比多芯片封装应用的可用替代方案快 45%。 换句话说，互连传输速率相当于每秒下载10，000部高清电影，尽管距离只有几毫米或更短。

　　另外，Marvell 将其 SerDes 和互连技术集成到其旗舰硅解决方案中，包括 Teralynx 开关， PAM4 和相干 DSP，Alaska 以太网物理层 (PHY) 设备，OCTEON 处理器，Bravera 储存控制器，Brightlane 汽车以太网芯片组和定制化ASIC 等。 而转向3纳米工艺也使工程师能够降低芯片和计算系统的成本和功耗，同时保持信号完整性和性能。